# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-257318

(43) Date of publication of application: 13.10.1989

(51)Int.CI.

H01G 4/30 H01G 4/12

(21)Application number : **63-086063** 

(71)Applicant: MURATA MFG CO LTD

(22)Date of filing:

06.04.1988

(72)Inventor: MORI YOSHIAKI


TAKAGI HIROSHI SAKABE YUKIO

## (54) CERAMIC BLOCK HAVING COMPOUND CAPACITANCE

# (57)Abstract:

PURPOSE: To obtain a definite electrical characteristic by a structure wherein a laminated capacitor is housed in a space inside a multilayer ceramic substrate.

CONSTITUTION: This is constituted of the following: a multilayer ceramic substrate 6 formed by piling up, laminating and sintering two or more ceramic insulator green sheets having recessed parts or through holes 1; laminated capacitors 4 housed inside spaces formed by recessed parts or through holes 1 inside the multilayer ceramic substrate 6. In this manner, this ceramic block is a multilayer ceramic block, having a compound capacitance, where the laminated capacitors 4 and a ceramic insulator substance can be cofired. By this setup, since an insulator exists between the laminated capacitor and the laminated capacitor, a floating current does not flow; a definite electrical characteristic can be obtained.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

PAT-NO:

JP401257318A

DOCUMENT-IDENTIFIER: JP 01257318 A

TITLE:

CERAMIC BLOCK HAVING COMPOUND CAPACITANCE

PUBN-DATE:

October 13, 1989

INVENTOR-INFORMATION:

NAME

MORI, YOSHIAKI TAKAGI, HIROSHI SAKABE, YUKIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MURATA MFG CO LTD

N/A

APPL-NO:

JP63086063

APPL-DATE:

April 6, 1988

INT-CL (IPC): H01G004/30, H01G004/12

US-CL-CURRENT: 361/272

#### ABSTRACT:

PURPOSE: To obtain a definite electrical characteristic by a structure

wherein a laminated capacitor is housed in a space inside a multilayer ceramic

substrate.

CONSTITUTION: This is constituted of the following: a multilayer ceramic

substrate 6 formed by piling up, laminating and sintering two or more ceramic

insulator green sheets having recessed parts or through holes 1; laminated

capacitors 4 housed inside spaces formed by recessed parts or through holes 1

inside the multilayer ceramic substrate 6. In this manner, this ceramic block

2/14/05, EAST Version: 2.0.1.4

## 19日本国特許庁(JP)

① 特許出願公開

# ◎ 公開特許公報(A) 平1−257318

⑤Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)10月13日

H 01 G 4/30

3 0 1 3 4 6

Z-7048-5E 7924-5E

審査請求 未請求 請求項の数 2 (全3頁)

図発明の名称 複合容量を有するセラミツクブロック

②特 顧 昭63-86063

②出 願 昭63(1988)4月6日

の発明者 森

嘉 朗

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

⑫発 明 者 鷹 木

洋

京都府長岡京市天神2丁目26番10号号 株式会社村田製作

所内

⑫発 明 者 坂 部 行 雄

京都府長岡京市天神2丁目26番10号号 株式会社村田製作

所内

⑪出 顋 人 株式会社村田製作所

京都府長岡京市天神2丁目26番10号

邳代 理 人 并理士 和 田 昭

明 和 書

1. 発明の名称

複合容量を有するセラミックプロック

- 2. 特許請求の範囲
- (2) 積層コンデンサの外部電機として、多層セラミック基板の電極材料またはその合金と同じものを用いる請求項(1)記収の複合容量を有するセラミックプロック。
- 3. 発明の詳細な説明
- <産業上の利用分野>

この発明は多層セラミック絶縁体基板に積層コンデンサ電子部品を内蔵した複合容量を有するセ

ラミックブロックに関するものである。

<従来の技術とその課題>

従来、複合容量を有する積層コンデンサ11は 第4図に示すように、相対向端面に内部電極 12a、12bを交互に導出させた積層容量を複数圏並設させて一体に構成されたものが知られている。

同図において、13a、13bは前記内部電極 12a、12bとその導出端面で導電接続される ように設けられた外部電極である。

しかしながら、このような従来のものは積層コンデンサと積層コンデンサが形成されている間が同材料の誘電体で形成されているため、浮遊電流が流れ、一定の電気特性が得られないという欠点もあった。

<課題を解決するための手段>

この発明は上記した従来の種々の欠点に鑑みてなされたものであって、凹部または貫通孔を有するセラミック絶縁体グリーンシートを複数枚重ねて積層化し、焼結してなる多層セラミック基板と、

該多層セラミック基板内の前記凹部または貫通孔 で形成される空間内に収納される積層コンデンサ とからなることを特徴とする複合容量を有するセ ラミックブロックを提供するものである。

#### < 作用 >

この発明のセラミックブロックは積圏コンデンサとセラミック絶線体物をco-fireすることでできる複合容量を有する多圏セラミックブロックであるから、積岡コンデンサと積層コンデンサの間に絶縁体があるため、浮遊電流が流れることがなく、一定の電気特性を得ることができるのである。
< 実施例 >

以下、この発明の一実施例を示す図面に基づいて説明する。

第 1 図はこの発明の一実施例に係る複合容量を 有するセラミックプロックの等価回路図であり、 第 2 図はその概略断面図である。

第 2 図から明らかなように貫通孔 1 を有するセラミック 基板 2 と 貫通孔を有しないセラミック 基板 3 とが積圏されて多圏セラミック基板 6 が形成

されており、該多層セラミック基板内であって各セラミック基板の貫通孔の組合せで形成される空間内にチップ形の積層コンデンサ4は多層セラミック基板の関間に設けられた導体5で適宜配線されて第1回に示すような回路を構成している。この場合、積層コンデンサを収納する空間を貫通れての代りに各セラミック基板に適宜設けた凹部で形成するようにしてもよい。

各グリーンシートA、B、Cを圧着し、非酸化性 雰囲気中で低温焼成すると、第2図に示した電子 部品内蔵多層セラミック基板が得られるのである。 また積層コンデンサの内部電極としてはパラジウ ム電極あるいは銅電極を用いている。

なお、グリーンシート A 、 B は第 2 図のセラミック基板 2 に相当し、グリーンシート C はセラミック基板 3 に相当する。

また、上記した積層コンデンサ4としては、例 えば、 ①特公昭 5 6 - 4 6 6 4 1 号公報、②特公昭 5 7 - 4 9 5 1 5 7 - 4 2 5 8 8 号公報、③特公昭 5 7 - 4 9 5 1 5 7 - 4 9 5 1 5 7 - 4 9 5 1 5 7 - 4 9 5 1 7 ウム報等に開示されているようなチタン酸が、の非選元性誘電体セラミック相及物を担いたののである。 性誘電体セラミック組成物を用いた、例えば穏 タイプのセラミックコンデンサが利用できる。

そのようなセラミック積層コンデンサの製法の一例が上記①~③の公報中に開示されている。このようなコンデンサを用いれば、グリーンシート中に収納して非酸化性雰囲気中で焼成しても特性劣化を生じることがない。

### <発明の効果>

以上述べたように、この発明は積層コンデンサを多間セラミック基板内の空間に収納した構造の複合容量を有するセラミックプロックであるため、積層コンデンサと積層コンデンサが形成されている間に絶縁体があるため、浮遊電流が流れるこ

とがなく、一定の電気特性を得ることができるという利点を有するのである。


## 4. 図面の簡単な説明

第1回はこの発明の複合容量を有するセラミックプロックの等価回路図、第2回は同じく既略斜視図、第3回はこの発明のセラミックプロックの構成を示す説明図、第4回は従来の複合容量を有する積図コンデンサの斜視図である。


- 1 … 贯通孔
- 2 … 貫通孔を有するセラミック基板
- 3 … 貫通孔を有しないセラミック基板
- 4 … 積層コンデンサ
- 5 … 導体
- 6 … 多層セラミック基板

出颠人代理人 弁理士 和 田 昭

### 第 1 図







E/ 1 107

